我們?yōu)槟峁河懈?jìng)爭(zhēng)力的薪酬，5A級(jí)科研辦公環(huán)境、國(guó)際標(biāo)準(zhǔn)的軟硬件實(shí)驗(yàn)室、高規(guī)格的應(yīng)用場(chǎng)景、采取“雙導(dǎo)師”制聯(lián)合培養(yǎng)博士研究生，協(xié)助落戶北京，提供人才公寓，多種福利補(bǔ)貼以及項(xiàng)目科研經(jīng)費(fèi)充足。微芯院區(qū)塊鏈專項(xiàng)“開源聯(lián)盟鏈軟硬件基礎(chǔ)平臺(tái)”項(xiàng)目，通過提供自主可控的底層基礎(chǔ)支撐平臺(tái)，充分發(fā)揮區(qū)塊鏈技術(shù)促進(jìn)數(shù)據(jù)要素流動(dòng)、提升協(xié)同效率、建設(shè)可信體系等方面的作用，支撐國(guó)家現(xiàn)代化建設(shè)。崗位描述：1. 負(fù)責(zé)系統(tǒng)架構(gòu)設(shè)計(jì)、模塊的定義和IP的選擇等2. 統(tǒng)籌數(shù)字設(shè)計(jì)、驗(yàn)證、后端、模擬/數(shù)字IP整合、流片交付及測(cè)試等3. 負(fù)責(zé)芯片的文檔開發(fā)和維護(hù)、與應(yīng)用/軟件團(tuán)隊(duì)的溝通配合。崗位要求：1. 電子、通信、計(jì)算機(jī)等相關(guān)專業(yè)碩士以上學(xué)歷；2. 5年以上芯片開發(fā)經(jīng)驗(yàn)，熟悉微處理器和SoC架構(gòu)；3. 熟悉芯片開發(fā)全流程，具備從芯片需求分析到量產(chǎn)各環(huán)節(jié)的統(tǒng)籌管理能力，有實(shí)際流片經(jīng)驗(yàn)者優(yōu)先；4. 精通System Verilog/Verilog語言，熟悉C語言，有SoC驗(yàn)證和IP集成經(jīng)驗(yàn)；5. 具備RISC-V和總線設(shè)計(jì)驗(yàn)證經(jīng)驗(yàn)者更佳；6. 具備良好的溝通能力和學(xué)習(xí)能力，能夠應(yīng)對(duì)挑戰(zhàn)和壓力

北京微芯邊緣計(jì)算研究院（Beijing Academy of Edge Computing, BAEC）是在北京市委市政府推動(dòng)和指導(dǎo)，市科委和海淀區(qū)政府支持下新成立的研發(fā)機(jī)構(gòu)。研究院瞄準(zhǔn)物聯(lián)網(wǎng)、區(qū)塊鏈、人工智能等前沿技術(shù)，以建設(shè)世界一流的邊緣計(jì)算核心技術(shù)研發(fā)平臺(tái)為目標(biāo)展開科技任務(wù)攻關(guān)及行業(yè)示范應(yīng)用。